APP下载
[00021062]基于FPGA的多算法可重构加解密系统
联系人： 哈尔滨工业大学（威海）
所在地：山东 威海市
- 服务承诺
- 产权明晰
-
资料保密
对所交付的所有资料进行保密
- 如实描述
技术详细介绍
为提升数据加解密处理的速度，针对算法结构、流程、变换步骤的速度优化会使FPGA逻辑资源消耗增加，而当加解密系统中要求使用多种加解密算法对数据进行处理时，每一种加解密算法模块都会占用大量逻辑资源，这限制了FPGA的资源利用率。本系统以ZYNQ-7000系列FPGA为硬件平台，对3DES、AES、RSA三种密码算法进行设计实现与性能优化，在保证加解密操作可以正常运行的前提下，对实现时的逻辑资源消耗与数据吞吐量等指标进行优化，使数据加解密处理性能得到提升。并以动态可重构技术为基础，设计并实现动态可重构控制平台，将三种密码算法形成可重构模块存储到SD卡中，根据需求通过ZYNQ-7000的ARM微处理器控制算法模块以较少的重配置时间完成动态重构，实现算法功能的切换。本系统实现了三种算法逻辑资源的时分复用，在保证安全性和加解密处理速度得到提高的条件下，优化了FPGA的逻辑资源利用率，并且使系统更易于更新与修改，使系统更加灵活。
