一种基于数据压缩和数据去冗协同的存储优化方法

技术简介： 本发明提出了一种基于数据压缩和数据去冗协同的存储优化方法。本方法会在数据压缩机制起作用之前判断是否需要进行数据去冗余。给定一批需要压缩的数据块，本方法首先会基于采样来估算性能开销较…… 查看详细 >

一种分布式存储CEPH的纠删码覆盖写方法

技术简介： 本发明公开一种分布式存储CEPH的纠删码覆盖写方法，首先客户端节点发送写请求到Ceph的存储节点中的主OSD，主OSD自动选择最优编码方案后计算需要读取的数据块，并根据客户端id和对象id，从缓存中…… 查看详细 >

一种基于归并树的全排序加速器及应用

技术简介： 本发明的基于归并树的全排序加速器，包括主控模块，接收运算信号，并根据所述运算信号确定排序、合并的次数、排序点数以及读写地址；输出控制信号，控制合并的开始和结束；运算单元，由若干比较…… 查看详细 >

一种可重构定浮点通用加法器

技术简介： 本发明提供了一种可重构定浮点通用加法器，包括48位定点加法器，进行定点加法运算，并可重构成单精度浮点加法器；选择器，根据顶层配置信息选择相应的定点或浮点加法运算通路，并进行输出控制；…… 查看详细 >

一种变阶流水串行乘累加器

技术简介： 本发明涉及一种变阶流水串行乘累加器，包括一组乘法器，用于执行两路输入数据的相乘操作，并输出乘法结果；三组加法器，第一组加法器执行乘法结果的累加，第二组和第三组加发器在累加结束后将第…… 查看详细 >

一种可重构定浮点通用乘法器

技术简介： 本发明提供了一种定浮点通用乘法器，既可以实现24位的定点乘法运算，也可以实现32位的单精度浮点乘法运算。所述乘法器将定点乘法器与主体结构相分离，由24位定点乘法器重构为单精度浮点乘法器。…… 查看详细 >

一种可重构的多通道检测算法加速器

技术简介： 本发明涉及可重构的多通道检测算法加速器，包括AXI4接口，用于接收AXI总线上的命令；置寄存器，根据控制信号配置配置寄存器的参数；状态寄存器，用于储存加速器内部的状态信息，同时可以根据所…… 查看详细 >

基于NCS算法的成像方法以及混合精度浮点协处理器

技术简介： 本发明公开了一种基于NCS算法的成像方法以及混合精度浮点协处理器，所述方法包括按步累加运算：构造若干个单精度加法器，通过按步累加运算以每步内对应的地址取数进行累加，按步累加运算的步长…… 查看详细 >

一种快速、低功耗和省面积的极化码解码器中f、g运算单元的硬件架构

技术简介： 本发明公开了一种高速、低功耗、省面积的极化码解码器中f、g运算单元的硬件架构。该架构有一个g运算的加/减控制信号，指示电路执行g运算中的加法或减法运算；另有一个f/g运算控制信号，指示电路…… 查看详细 >

一种快速、低功耗和省面积的二进制原码加/减法运算单元的硬件架构

技术简介： 本发明公开了一种新型的高速、低功耗、省面积的二进制有符号数的原码加/减运算单元的硬件架构。该架构有一个加/减控制信号，能够指示电路执行加法运算或减法运算。输入两个二进制有符号数的原码…… 查看详细 >

基于相似变换模型的栅格数据坐标转换并行方法

技术简介： 本发明公开了基于相似变换模型的栅格数据坐标转换并行方法，属于高性能地理计算领域。其步骤为：步骤1：并行初始化；步骤2：用户输入参数；步骤3：调用GDAL数据读写数据函数；步骤4：确定坐标转…… 查看详细 >

一种基于令牌的支持并发侧面编程的BPEL扩展实现方法

技术简介： 本发明公开了一种基于令牌的支持并发侧面编程的BPEL扩展实现方法，业务流程执行语言BPEL是一个面向过程的支持Web服务集成的编程语言，它有很多诸如并发分支(flow)，控制连接(link)，事件处理(ev…… 查看详细 >